當前位置:首頁 > 抄板應用 > 網絡通信 > 正文

智能手機的硬件構成與低功耗設計問題

更新時間:2015-12-30 13:43:42點擊次數:1516次

一、智能手機硬件系統構成

主處理器運行開放式操作系統,負責整個系統的控制。從處理器為無線modem部分的dbb(數字基帶芯片),主要完成語音信號的a/d轉換、d/a轉換、數字語音信號的編解碼、信道編解碼和無線modem部分的時序控制。主從處理器之間通過串口進行通信。

主處理器采用xxx公司的cpu芯片,它采用cmos工藝,擁有arm926ej-s內核,采用arm公司的amba(先進的微控制器總線體系結構),內部含有16 kb的指令cache、16 kb的數據cache和mmu(存儲器管理單元)。為了實現實時的視頻會議功能,攜帶了一個優化的mpeg4硬件編解碼器。能對大運算量的mpeg4編解碼和語音壓縮解壓縮進行硬件處理,從而能緩解arm內核的運算壓力。主處理器上含有lcd(液晶顯示器)控制器、攝像機控制器、sdram和srom控制器、很多通用的gpio口、sd卡接口等。這些使它能很出色地應用于智能手機的設計中。

在智能手機的硬件架構中,無線modem部分只要再加一定的外圍電路,如音頻芯片、lcd、攝像機控制器、傳聲器、揚聲器、功率放大器、天線等,就是一個完整的普通手機(傳統手機)的硬件電路。模擬基帶(abb)語音信號引腳和音頻編解碼器芯片進行通信,構成通話過程中的語音通道。

從這個硬件電路的系統架構可以看出,功耗最大的部分包括主處理器、無線modem、lcd和鍵盤的背光燈、音頻編解碼器和功率放大器。因此,在設計中,如何降低它們的功耗,是一個很重要的問題。

二、低功耗設計

1、電源供給電路

由于使用雙cpu架構,外設很多,需要很多種電源。僅以主cpu來說,就需要1.3v、2.4v和2.8v電壓,因此需要很多電壓變化單元。通常,有以下幾種電壓變換方式:線性調節器;dc/dc;LDO(低漏失調節器)。其中ldo本質上是一種線性穩壓器,主要用于壓差較小的場合,所以將其合并為線性穩壓器。

線性穩壓器的特點是電路結構簡單,所需元件數量少,輸入和輸出壓差可以很大,但其致命弱點是效率低、功耗高,其效率η完全取決于輸出電壓大小。

dc/dc電路的特點是效率高、升降壓靈活,缺點是電路相對復雜,紋波噪聲干擾較大,體積也相對較大,價格也比線性穩壓高,對于升壓,只能使用dc/dc。因此,在設計中,對于電源紋波噪音要求不嚴的情況,都是使用dc/dc的電壓轉換器件,這樣可以有效地節約能量,降低智能手機的功耗。

2、降低cpu部分的供電電壓和頻率

在數字集成電路設計中,cmos電路的靜態功耗很低,與其動態功耗相比基本可以忽略不計,故暫不考慮。其動態功耗計算公式為:

pd="ctv2f"    (1)

式中:pd為cmos芯片的動態功耗;ct為cmos芯片的負載電容;v為cmos芯片的工作電壓;f為cmos芯片的工作頻率。

由式(1)可知,cmos電路中的功率消耗與電路的開關頻率呈線性關系,與供電電壓呈二次平方關系。對于cpu來說,vcore電壓越高,時鐘頻率越快,則功率消耗越大,所以,在能夠正常滿足系統性能的前提下,盡可能選擇低電壓工作的cpu。對于已經選定的cpu來說,降低供電電壓和工作頻率,能夠在總體功耗上取得較好的效果。

對于主cpu來說,內核供電電壓為1.3 v,已經很小,而且其全速運行時的主頻可以完全根據需要進行設置,其內部所需的其他各種頻率都是通過主頻分頻產生。主cpu主頻fcpu計算公式如下:

在coms芯片上,為了防止靜電造成損壞,不用的引腳不能懸空,一般接下拉電阻來降低輸入阻抗,提供泄荷通路。需要加上拉電阻來提高輸出電平,從而提高芯片輸入信號的噪聲容限來增強抗干擾能力。但是在選擇上拉電阻時,

必須要考慮以下幾點:

a)從節約功耗及芯片的倒灌電流能力上考慮,上拉電阻應足夠大,以減小電流;

b)從確保足夠的驅動電流考慮,上拉電阻應足夠小,以增大電流;

c)在高速電路中,過大的上拉電阻會使信號邊沿變得平緩,信號完整性會變差。

因此,在考慮能夠正常驅動后級的情況下(即考慮芯片的vih或vil),盡可能選取更大的阻值,以節省系統的功耗。對于下拉電阻,情況類似。

3、對懸空引腳的處理

對于系統中cmos器件的懸空引腳,必須給予重視。因為cmos懸空的輸入端的輸入阻抗極高,很可能感應一些電荷導致器件被高壓擊穿,而且還會導致輸入端信號電平隨機變化,導致cpu在休眠時不斷地被喚醒,從而無法進入睡眠狀態或其他莫名其妙的故障。所以正確的方法是,根據引腳的初始狀態,將未使用的輸入端接到相應的供電電壓來保持高電平,或通過接地來保持低電平。

4、 緩沖器的選擇

緩沖器有很多功能,如電平轉換、增加驅動能力、數據傳輸的方向控制等,當僅僅基于驅動能力的考慮增加緩沖器時,必須慎重考慮,因驅動電流過大會導致更多的能量被浪費掉。所以應仔細檢查芯片的最大輸出電流ioh和iol是否足夠驅動下級芯片,當可以通過選取合適的前后級芯片時應盡量避免使用緩沖器。

本站熱點
衰減控制器產品克隆
數字程控電話交換機產品克隆
調諧器與其關鍵技術探析
專業對講機產品抄板克隆
傳真機與傳真機PCB抄板改板
電話自動錄音控制裝置原理反向研究
數據采集傳輸儀產品克隆仿制
模擬語音卡PCB抄板
光纜交接箱產品克隆
論壇熱帖
廣播級音視頻光端機PCB抄板克隆案例分析
智能手機的硬件構成與低功耗設計問題
無繩電話機克隆
數字機頂盒關鍵技術與功能分析
傳統GPS與GPSONE技術對比分析
WCDMA發射機詳解
傳真機與傳真機PCB抄板改板
電話自動錄音控制裝置原理反向研究
數據采集傳輸儀產品克隆仿制
模擬語音卡PCB抄板
四川体彩金七乐开奖